management 94  
mayo 1999    
 
Management
¿Cuantos transistores caben en un chip?

¿Cuantos transistores caben en un chip?  

Hace unos tres años el Dr. Frank G. Soltis, en un encuentro con la prensa especializada, comentó que, según sus previsiones, el nuevo procesador en el que estaban trabajando en IBM Rochester, el Northstar, no sustituiría a la línea de procesadores Apache hasta mediados de 1999. Según los planes de IBM, un AS/400 Northstar de 12 vías alcanzaría una potencia equivalente a unas 978 veces la potencia de un B10 original.

Una vez más, en Septiembre de 1998, cuando seis meses antes de lo previsto IBM anunció el lanzamiento de los AS/400 equipados con procesadores Northstar, la realidad había superado las previsiones, no sólo en el plazo de desarrollo sino también en la potencia de proceso, puesto que el Northstar de 12 vías, comparativamente hablando, tenía 1569 veces más potencia que un B10 (un 60 por ciento más de la prevista inicialmente), aunque en su mayor parte tal incremento de potencia se debiera a los controladores de memoria (central y caché de nivel 2), a un ligero incremento de la velocidad del reloj del procesador (de 250 a 262 MHz) y al ajuste y optimización del OS/400.

Sirva esta pequeña reseña histórica, realizada por la redacción de NEWS/400, como una introducción al artículo que sobre el futuro tecnológico de los procesadores nos presenta el propio Frank G. Soltis.


Cada vez que reviso los planes de IBM relativos a las tecnologías de semiconductores, me viene a la memoria la denominada "Ley de Moore". En 1979, Gordon Moore, uno de los fundadores de Intel, hizo un pronóstico histórico: Habiendo observado que desde 1971, el número de transistores contenidos en un microchip se doblaba cada 18-24 meses, predijo que esta tendencia continuaría manteniéndose durante largo tiempo. La Ley de Moore, como ahora se la conoce, se ha cumplido en los últimos 20 años y todo parece indicar que seguirá haciéndolo en el futuro.

Esta creciente densidad de transistores en un chip es el resultado directo de nuestra capacidad para fabricar transistores cada vez más pequeños. Cuanto más pequeños sean los transistores, mayor será la cantidad que podremos empaquetar en un solo chip, lo que también implica un mayor rendimiento. Cuanto menor es el tamaño del transistor, menor es la distancia que la corriente eléctrica (que viaja a una velocidad cercana a la de la luz) debe recorrer para realizar una determinada operación. Y distancias menores implican mayores rendimientos.

Ampliando los límites de los semiconductores
Como consecuencia de estos cambios tecnológicos, de todos los componentes contenidos en un ordenador, el procesador ha sido el que ha experimentado una evolución más rápida. Por ejemplo, el chip microprocesador Pentium II de un PC actual es unas 300 veces más denso que el incorporado en los PCs de los primeros tiempos. Estos transistores más pequeños del chip Pentium II, con sus trayectorias eléctricas más cortas, posibilitan velocidades de reloj de microprocesador de 450 MHz y superiores. (¡Todavía me acuerdo del primer procesador de Rochester que alcanzó la velocidad de 1 MHz!)

En los últimos 18 meses, IBM ha seguido ampliando los límites de los semiconductores con dos nuevas tecnologías de chip muy interesantes. En 1997, IBM sacó la tecnología CMOS 7S, la primera tecnología de microchip en utilizar cobre en lugar de aluminio en un chip. El cobre es mejor conductor que el aluminio, de manera que en el chip pueden utilizarse conexiones metálicas más delgadas, lo que permite que los transistores necesiten menos distancia entre ellos. Con esta tecnología, en 1998 IBM presentó chips conteniendo entre 150 y 200 millones de transistores.

Poco después de la aparición de la tecnología de cobre, IBM anunció su tecnología de silicio sobre aislante (Silicon-on-insulator, SOI). Básicamente, SOI consiste en colocar una fina capa de silicio encima de un aislante, como por ejemplo óxido de silicio (que de hecho es cristal), y entonces situar encima los transistores; el resultado es que éstos operan entre un 20 y un 25 por ciento más rápido que los transistores colocados encima de silicio. La industria de los semiconductores ha estado trabajando en esta tecnología durante más de 30 años, pero IBM ha sido la primera en hacerla viable comercialmente. En un año, una nueva familia de microprocesadores que utilizarán tecnologías de cobre y SOI se incorporarán al AS/400 (para más detalles, al final de este artículo vea el recuadro "Vastos horizontes para el AS/400").

Sin duda, con esas nuevas tecnologías, en pocos años la industria alcanzará el siguiente hito en microprocesadores: 1 millardo de transistores en un solo chip operando a más de 1 GHz (1 GHz = 1.000 MHz). Anticipándose a los acontecimientos, varias universidades y diversos laboratorios de investigación intentan responder a esta pregunta: ¿Cómo serán los microprocesadores de un millardo de transistores?

Un millardo por aquí, un millardo por allá...
Determinar la mejor manera de utilizar millardos de transistores en la próxima generación de procesadores es importante para la industria porque de esa decisión depende la dirección del diseño de procesadores para la próxima década.

El ejemplar de septiembre de 1997 de IEEE Computer Magazine presentaba siete modelos de arquitecturas de millardo de transistores que estaban siendo estudiados en universidades tecnológicamente avanzadas. Algunas propuestas eran bastante convencionales, y sugerían la manera en que podíamos seguir haciendo lo mismo que hasta ahora pero mejor. Otras eran bastante radicales, y requerían modelos de programación totalmente nuevos para obtener el máximo rendimiento. Y dos de las propuestas nos parecieron interesantes en IBM porque describían diseños similares a los que utilizamos para los procesadores AS/400.

La Universidad de Washington lidera una propuesta que ha bautizado como proceso multihebra simultáneo (SMT). La idea detrás del SMT es compartir el hardware procesador de un chip entre varias hebras de cargas de trabajo multiprogramación. Una hebra, en este caso, se define como una entidad ejecutable de trabajo en el sistema y puede entenderse como una corriente de instrucciones independiente. SMT es una técnica que posibilita que varias hebras independientes en un solo ciclo envíen instrucciones a las unidades funcionales de un procesador. Esta propuesta uniprocesador se aleja de las arquitecturas uniprocesador tradicionales que emiten instrucciones desde una hebra cada vez.

Mientras que en nuestra implementación los arquitectos AS/400 no somos tan atrevidos como la propuesta SMT, en los actuales procesadores Northstar ya utilizamos un tipo de proceso multihebra. Cada chip procesador Northstar contiene dos conjuntos completos de registros de procesador que soportan dos hebras de ejecución independientes. Cada hebra tiene asociada una corriente de instrucciones y un conjunto de valores de registro. Con dos conjuntos de registros, un procesador Northstar trabaja alternativamente con dos corrientes de instrucciones independientes al mismo tiempo.

El procesador ejecuta instrucciones de una hebra, utilizando un conjunto de registros, hasta que se produce una falta de caché de nivel 1 (L1). Northstar contiene dos cachés L1 de 64 K (uno para instrucciones y otro para datos) en el chip procesador. La mayoría del resto de procesadores esperan a que la falta de procesador se complete antes de continuar, lo que para los actuales procesadores de alto rendimiento supone mucho tiempo de inactividad. Pero no ocurre así en el Northstar. Cuando se produce una falta de caché, empieza a ejecutar instrucciones de la segunda hebra utilizando el segundo conjunto de registros. De este modo, el procesador sigue haciendo trabajo útil mientras se procesa la falta de caché, en lugar de permanecer inactivo.

El tiempo mínimo para una falta de caché L1 en Northstar es cinco ciclos, mientras que una conmutación de hebra tarda sólo tres ciclos. Por tanto, el proceso multihebra reduce la penalización por una falta de caché L1 de cinco a tres ciclos. Además, si también se produce una falta en el caché de nivel 2 (L2) externo, la penalización sigue siendo de sólo tres ciclos. Nuestras investigaciones muestran que el procesador Northstar es capaz de aumentar el rendimiento de proceso en un 30 por ciento para un sistema uniprocesador, y en una proporción similar para sistemas multiprocesador utilizando dos conjuntos de registros en cada chip. Además, requiere menos de un 10 por ciento de aumento del área del chip.

La Universidad de Stanford, que propone otra arquitectura alternativa para el procesador de millardo de transistores, está desarrollando un multiprocesador de chip único que en su interior implementará de 4 a 16 procesadores. Los procesadores tendrán sus propios cachés L1 y compartirán un caché L2 grande ubicado en el mismo chip. Los procesadores pueden colaborar en un trabajo único en paralelo, o ejecutar tareas independientes. Este tipo de chips multiprocesador también nos interesa en Rochester porque nuestro gigaprocesador (GP) tendrá dos procesadores en un chip. Y los diseños más evolucionados probablemente tendrán cuatro, ocho o incluso 16 procesadores en un único chip, de manera similar a la propuesta de Stanford.

En un futuro no muy lejano, no existirán AS/400s de procesador único. Todos los sistemas que enviemos, del más pequeño al más grande, tendrán dos o más procesadores en cada chip.

El futuro lejano
Parece extraño hablar de lo que ocurrirá dentro de cinco años como de un futuro distante, pero así son las cosas en el mundo de la tecnología.

Para definir nuestra próxima generación de microprocesadores orientados a servidor, hace un par de años IBM creó el AMTL (Advanced Mycrosystems Technology Laboratory) en una empresa conjunta del grupo de desarrollo de servidores de IBM e IBM Research. El objetivo inicial del AMTL es empezar a entregar servidores en el 2004 con microprocesadores más avanzados que GP. Aunque es demasiado pronto para hablar de detalles, los objetivos para estos microprocesadores orientados a servidor son ciertamente formidables. Y así, la Ley de Moore continúa pesando sobre las espaldas de la investigación y el desarrollo con la garantía de traernos procesadores cada vez más pequeños, fiables y rápidos.

Frank G. Soltis de IBM Rochester, fue quien concibió la arquitectura AS/400 independiente de la tecnología y durante más de 27 años ha sido su principal impulsor.

Vastos horizontes para el AS/400

El microprocesador Northstar, que hizo su aparición en el AS/400 en Septiembre del pasado año, ha sido el último en unirse a la familia PowerPC. El Northstar se diseñó en Rochester específicamente para los tipos de cargas de trabajo de servidor identificadas en un entorno AS/400. Puesto que gran parte de estas cargas de trabajo podían beneficiarse de la utilización de varios procesadores, Northstar está muy optimizado para un uso en configuraciones de multiproceso simétrico (SMP).

El nombre de Northstar se eligió porque Minnesota también se conoce como el estado Northstar (estrella del norte). ¿Algún lector veterano recuerda el primer producto de IBM Rochester que utilizó el nombre Northstar? ¿No? Fue el S/32, y fue el primer sistema de Rochester en alcanzar 1 MHz en 1975.

Más adelante, sin duda este mismo año, lanzaremos la continuación del Northstar, que hemos bautizado Pulsar. Este nuevo microprocesador se basa en el diseño del Northstar y utiliza algunas nuevas tecnologías para lograr un rendimiento superior. El Pulsar sólo se utilizará en el RS/6000. Otro sucesor del Northstar que es aún más rápido, el denominado I-Star, aparecerá en el AS/400 a principios del 2000. Este nuevo procesador utilizará las últimas tecnologías de cobre y silicio sobre aislante (SOI) de IBM para aumentar el rendimiento de los 262 MHz del Northstar a 560 MHz. Se emplearán hasta 24 procesadores I-Star en un AS/400. Aproximadamente un año después, sacaremos la siguiente generación de la familia Star, todavía basada en el diseño Northstar, que operará a velocidades que rondan los 800 MHz.

A finales del 2001 ó principios del 2002, IBM presentará su nuevo gigaprocesador (GP). Este procesador PowerPC de altísimo rendimiento se está diseñando en Austin, Tejas, y alcanzará velocidades de reloj superiores a 1 GHz. El GP también será el primer microprocesador de IBM con dos procesadores en un único chip. El AS/400 utilizará microprocesadores GP que operarán desde 1,1 GHz a 1,5 GHz hasta el año 2004, cuando está previsto que aparezca la siguiente generación de microprocesadores de IBM.

- F. G. Soltis


Total Lecturas: 5176  |  Recomendar su lectura:  


   
   

© Publicaciones HELP400, S.L. (Todos los derechos reservados)